YAMAHA'LSI

YMZ280B

8-Channel PCM/ADPCM Decoder (PCMD8)

■概 要


YMZ280Bはゲーム機をはじめとするアミューズメント機器用の8音同時再生可能なPCM、ADPCMデコーダです。

指定されたピッチで外部メモリから読み出された音声データに対して、トータルレベル、パンポットの処理を8音独立に行い、16ビットのステレオデータとしてデジタル出力します。音声データのフォーマットは4ビットADPCM、8ビットPCM、16ビットPCMから選択できますので、用途に応じてさまざまな音質に対応できます。また、外部メモリのアドレス空間は最大16Mバイトであり、連続アクセス可能ですので、大量の音声データを取り扱うこともできます。

■特 徴

- 外部メモリーに記憶されている音声データを最大8音同時再生可能。
- 音声データのフォーマットは4ビットADPCM、8ビットPCM、16ビットPCMから選択可能。4ビットADPCMはYMZ263B (MMA)と互換。
- 音声データを記憶する外部メモリーの制御 ROMまたはSRAMを接続可能(×8ビット、アクセスタイム150ns以下) 最大16Mバイトであり、連続アクセス可能 任意アドレス間のループ再生可能
- 256ステップのトータルレベルと16ステップのパンポットを設定可能。
- 音声信号出力はステレオの16ビット2'sコンプリメントMSBファーストフォーマット。
- YSS225 (EP) などのヤマハ製DSPを接続可能。
- 5V単一、シリコンゲートCMOSプロセス。
- パッケージは64ピンプラスチックOFP。(YMZ280B-F)

■ 端子配置図



< 64pin QFP Top View >



■端子機能


No.	名称	1/0	機能
1	D0	1/0	CPUインターフェイス データバス
2	D1	1/0	データバス
3	D2	1/0	データバス
4	D3	1/0	データバス
5	D4	1/0	データバス
6	D5	1/0	データバス
7	D6	1/0	データバス
8	D7	1/0	データバス
9	/TEST	l+	テスト用端子
10	VSS	_	グランド
11	XO	0	水晶発振子接続端子
12	ΧI	ı	水晶発振子接続端子またはマスタークロック入力(16.9344MHz)
13	EO	0	DSP用音声信号出力
14	LRO	0	LRクロック出力
15	wco	0	ワードクロック出力
16	всо	0	ビットクロック出力
17	DO	0	DAC用音声信号出力
18	MD0	I/O+	外部メモリ データバス
19	MD1	I/O+	データバス
20	MD2	I/O+	データバス
21	MD3	1/0+	データバス
22	MD4	1/0+	データバス
23	MD5	1/0+	データバス
24	MD6	1/0+	データバス
25	MD7	1/0+	データバス
26	VDD	-	+5V電源
27	vss	-	グランド
28	MA0	0+	外部メモリ アドレスバス
29	MA1	0+	アドレスバス
30	MA2	0+	アドレスバス
31	MA3	O+	アドレスバス
32	MA4	0+	アドレスバス
33	MA5	0+	アドレスバス
34	MA6	O+	アドレスバス
35	MA7	O+	アドレスバス
36	MA8	0+	アドレスバス
37	MA9	0+	アドレスバス
38	MA10	0+	アドレスバス
39	MA11	0+	アドレスバス
40	MA12	0+	アドレスバス
41	MA13	0+	アドレスバス

No.	名称	1/0		機能	
42	VSS	_	グランド		
43	MA14	0+	外部メモリ	アドレスバス	
44	MA15	0+		アドレスバス	
45	MA16	0+		アドレスバス	
46	MA17	O+		アドレスパス	
47	MA18	0+		アドレスバス	
48	MA19	0+		アドレスバス	
49	MA20	0+		アドレスバス	
50	MA21	0+		アドレスバス	
51	MA22	0+		アドレスバス	
52	MA23	0+		アドレスバス	
53	/MOE	0+	外部メモリ	コントロール	
54	/MWR	0+		コントロール	
55	/MCE	O+		コントロール	
56	/DSPCS	0	DSPインターフェイス	チップセレクト出力	
57	/DSPSCK	0	DSP インターフェイス	クロック出力	
58	VDD	_	+5V電源		
59	DSPCDI,	0	DSPインターフェイス	コントロールデータ出力	
	/IRQ	0	CPUインターフェイス	割り込み信号出力	
60	/CS	l+	CPUインターフェイス	チップセレクト	
61	A0	1		アドレスバス	
62	/WR	1		ライトイネーブル	
63	/RD	1		リードイネーブル	
64	/IC	l+	イニシャルクリア		

注) MD7~MD0, MA23~MA0, /MCE, /MOE, /MWR 端子はイニシャルクリア時ハイインピーダンスになります。

^{+:}プルアップ抵抗内蔵端子。


■ ブロック図



■ 機能説明

1. クロック発振 XI, XO

XI端子とXO端子を使用して水晶発振回路を構成します。 発振周波数は16.9344MHzです。



2. イニシャルクリア /IC

/IC端子を 'L' にすることによって内部レジスタ及び回路の初期化を行います。 本LSIは電源投入時にイニシャルクリアが必要です。

3. CPUインターフェイス /CS, /WR, /RD, A0, D7~D0

 $D0\sim D7$ は、CPUとインターフェイスをとるための8ビットの双方向データバスです。データバスのコントロールは /CS, /WR, /RD, A0 の各信号で行います。これらの信号によりデータバスは以下のようなモードになります。

/CS	/WR	/RD	ĄO	機能
L	L	Н	L	アドレスライトモード
L	L	Н	Н	データライトモード
L	Н	L	L	外部メモリリードモード
L	Н	L	Н	ステータスリードモード
Н	×	×	×	インアクティブモード

注) ×: don't care

(1) アドレスライトモード

このモードによりレジスタのアドレスまたは外部メモリのアドレスを指定することができます。データバスには指定するアドレスデータを出力して下さい。

(2) データライトモード

直前にアドレスライトモードで指定したアドレスにデータを書き込むモードです。データバスには設定データを出力して下さい。また、同じアドレスをアクセスする場合は、再度アドレスの指定をする必要はありません。

(3) 外部メモリリードモード

外部メモリの指定されたアドレスからデータを読み出します。データバスにはデータが出力 されます。アドレスはオートインクリメントします。

(4) ステータスリードモード

ステータス情報を読み出すモードです。

データバスにはステータス情報が出力されます。


(5) インアクティブモード

/CS端子が 'H' の時は、D0~D7はハイインピーダンスになります。

- 4. 外部メモリインターフェイス /MCE, /MOE, /MWR, MA23~MA0, MD7~MD0 外部メモリのコントロール信号は /MCE, /MOE, /MWR 端子より、アドレスはMA23~MA0 端子より出力されます。また、データの入出力はMD7~MD0 端子で行います。これらの端子はイニシャルクリア時ハイインピーダンスになります。この場合、外部メモリは本LSIから切り離されますので他の回路でメモリにアクセスすることが可能になります。
- 5. 音声信号出力 DO, EO, BCO, WCO, LRO


本LSIは、指定されたピッチで外部メモリから読み出された音声データに対して、線形補間、トータルレベル、パンポットの各処理を8チャンネル独立に行い、ステレオの音声信号として出力します。外部メモリの音声データのフォーマットは4ビットADPCM、8ビットPCM、16ビットPCMから選択可能です。ステレオの音声信号は16ビット2'sコンプリメントMSBファーストフォーマットで出力されます。

また、本LSIには外部にヤマハ製DSPを接続することができます。DSPへは8チャンネルから選択された2チャンネルを出力することができます。



音声信号出力フォーマット

6. DSPインターフェイス /DSPSCK, /DSPCS, DSPCDI 本LSIのレジスタ\$82へDSPデータを書き込むと、ヤマハ製DSPへのシリアルコントロール信号は /DSPSCK, /DSPCS, DSPCDI 端子より以下のように出力されます。



DSPインターフェイスフォーマット

■ ファンクション・レジスタ

1. レジスタマップ

СН	D7 "	D6	D5	D4	Ĉ D3	D2	D1_	D0	
				発音	ピッチ				
:	FN7	FN6	FN5	FN4	ı FN3 ı	FN2	FN1	ı FN0	
	キーオン	量子化	チード	ループ					
CHU	KON	MO1	MO0	LOOP		1- M9-2- 1		FN8	
CHU		トータルレベル							
	TL7	TL6	_ TL5	TL4	TL3 (TL2	l TL1	ı TLO	
	Name words a 15 miles	, arres Toll				パン	ィポット		
	#4 . · · · · · · · · · · · · · · · · · ·				PAN3	PAN2	J PAN1	PAN0	
CH1									
CH2									
СНЗ									
CH4									
					<u>.</u>				
CH6	,								
CH7									
	ST23 ₁	ST22					, ST17	ST16	
					•	•			
СНО	LS23	LS22					LS17	LS16	
					• •	ı			
	LE23	LE22	L LE21			LE18	LE17	LE16	
	EN23	EN22	L EN21	EN20	EN19	EN18	EN17	L EN16	
					· · ·				
				· · · · · · · · · · · · · · · · · · ·					
									
			-			4			
OFI/				70-17	K1.7 AN		_		
	ST15	QT14	, QT12			CT10	CTOO	CTOO	
}	3113	3114					1 2109	ı ST08	
	1.515	1514			•	•	. 1900	. Lene'	
CH0	2010	2014					l rona	LS08	
ļ	LE15	LE14					, I FOO	LE08	
f			_ ==10				LLUS		
	EN15	EN14	EN13		, -	FN10	, FNNG	, EN08	
CH1						E-110	1 1100		
СНЗ									
CH4							_		
CH5				-					
CH6	·			_					
CH7	·								
	CH0 CH1 CH2 CH3 CH4 CH5 CH6 CH7 CH0 CH1 CH2 CH3 CH4 CH5 CH6 CH7 CH0 CH1 CH2 CH3 CH4 CH5 CH6 CH7	CH0 FN7 ## KON TL7 CH1 CH2 CH3 CH4 CH5 CH6 CH7 ST23 EN23 EN23 EN23 EN23 CH1 CH2 CH3 CH4 CH5 CH6 CH7 CH1 CH2 CH3 CH4 CH5 CH6 CH7 CH0 LE15 LE15 LE15 CH1 CH1 CH2 CH1 CH2 CH3 CH4 CH5 CH6 CH7	FN7 FN6 キーオン 量子(1 KON MO1 MO1 TL7 TL6 FN6 FN7 FN7 FN6 FN7 FN7 FN6 FN7 FN7 FN6 FN7	FN7	### FN7	### FN7	### PN7	### FN7	

ADDRESS	СН	D7	D6	2 5	D5	Ç	D4	TP8FIX	11 ba 5	ENDINE		D0
\$60			スタートアドレス (L)									
		ST07	ST06		ST05	_1.	ST04	ST03 j	ST02	L ST01	ı	ST00
\$61			-		-	ルー	-プスター	トアドレス (L)			
	0.10	L\$07	LS06		LS05	1	LS04	LS03	LS02	1 LS01	ı	LS00
\$62	CH0				_	ル	ープエント	ベアドレス (L)			
		LE07	LE06	1	LE05	1	LE04	LE03	LE02	L LE01		LE00
\$63							エンドア	ドレス (L)				
·		EN07	EN06	ı	EN05		EN04	EN03	EN02	I EN01	1	EN00
\$64~67	CH1											
\$68~6B	CH2											
\$6C~6F	CH3											
\$70~73	CH4											
\$74~77	CH5											
\$78~7B	CH6											
\$7C~7F	CH7											

2. レジスタ機能説明

ファンクションレジスタは各チャンネルごとに用意されています。

名 称	35.13 KA イングラートングラートング 13.5.13 なむ
FN8~FN0	再生ピッチを設定します。分解能は512ステップです。
KON	キーオン、キーオフを設定します。
	'1' = ON
	'0' = OFF
MO0, MO1	音声データの量子化モードを設定します。
	MO1 MO0
	0 0 = モード設定無しで、KON = '0' と同じ状態になります。
i	0 1 = 4ビットADPCMモード
	1 0 =8ビットリニアPCMモード
	1 1 = 16ビットリニアPCMモード
LOOP	ループ再生イネーブルを設定します。
	'0' = ディスエーブル
	'1' = イネーブル
TL8~TL0	トータルレベルを設定します。分解能は256ステップです。
PAN3~PAN0	パンポット (定位) を設定します。分解能は16ステップです。
ST23~ST00	スタートアドレスを設定します。
LS23~LS00	ループスタートアドレスを設定します。
LE23~LE00	ループエンドアドレスを設定します。
EN23~EN00	エンドアドレスを設定します。

注) レジスタ値はイニシャルクリアで全て'0'となります。

スタートアドレス、ループスタートアドレス、ループエンドアドレス、エンドアドレスは、MA23~MA0の絶対アドレスを3バイトで設定します。

レジスタの書き換えは、4ビットADPCMモードで繰り返し再生中のループスタートアドレス以外は随時可能です。

YMZ280B



■ユーティリティ・レジスタ

1. レジスタマップ

ADDRESS	D7] ∳ D6	D5 _ 3	D4	D8	_ ₩ D2 _	ي ال واك	B0
\$80	Lchイネープル		チャンネル	ナンバー	Rch1ネ-プル	Rch一出力]チャンネル	ナンバー
·	LENB	LCH2	LCH1	LCH0	RENB	RCH2	RCH1	RCH0
\$81					INTO THE		Call States, NIV	DSP1ネ-ブル
					-1.5 2			DSPE
\$82				DSP:	データ			
	DSP7	DSP6	DSP5	DSP4	DSP3	DSP2	DSP1	DSP0
\$84		-		RAMアト	ドレス (H)			
İ	MA23	MA22	MA21	MA20	MA19	MA18	MA17	MA16
\$85				RAMアト	・レス (M)			
_	MA15	MA14	MA13	MA12	MA11	MA10	MA09	MA08
\$86				RAMア	ドレス (L)			
	MA07	MA06	MA05	MA04	MA03	MA02	MA01	MA00_
\$87				RAM	データ			
	MD7	MD6	MD5	MD4	MD3	MD2	MD1	1_MD0
\$FE				IRQイネー	ブル/マスク		<u> </u>	
	ENC7	ENC6	ENC5	ENC4	ENC3	ENC2	ENC1	I ENCO
\$FF	KON1à-7°A	メモリイネーフ゛ル		IRQ1ネ-ブル			LSI	TEST
	KENB	MENB		IENB	$(p, \overline{q}, -q_{k})$	The same	TST2	TST1

2. レジスタ機能説明

名 称	
LCH2~LCH0	DSP用音声信号出力のLchへ出力するチャンネルを選択します。
RCH2~RCH0	DSP用音声信号出力のRchへ出力するチャンネルを選択します。
LENB	DSP用音声信号出力のLch出力イネーブルを設定します。
	'0'ョイネーブル
	'1' = ディスエーブル
RENB	DSP用音声信号出力のRch出力イネーブルを設定します。
	'0' = イネーブル
	'1' = ディスエーブル
DSPE	DSPへのコントロールデータ送信イネーブルを設定します。
	'O' = ディスエーブル
	'1' = イネーブル
DSP7~DSP0	DSPへのコントロールデータを設定します。
MA23~MA00	外部メモリに対して書き込み、読み出しアドレスを設定します。
MD7~MD0	外部メモリに書き込むデータを設定します。データを設定すると書き込みアドレスが
	1つアップし、書き込みを行います。
ENC7~ENC0	各チャンネル毎の/IRQイネーブル/マスクを設定します。
	'0'ョイネーブル
	<u>'1' = マスク</u>
KENB	キーオンイネーブルを設定します。
	'0'=全てのチャンネルを強制的にキーオフします。
	'1'=全てのチャンネルのキーオンを受け付けます。
IENB	/IRQイネーブルを設定します。
	'0' = 59番ピンは[/IRQ]出力となります。
	'1' = 59番ピンは[DSPCDI]出力となります。
MENB	外部メモリイネーブルを設定します。
	'0' = MA23~MA0, MD7~MD0, /MCE, /MWR, /MOEの各端子をハイインピーダ
	ンスにします。
	'1' = 通常の使用状態です。
TST1, 2	LSIテストに使用します。通常は必ず'0'として下さい。

注) レジスタ値はイニシャルクリアで全て '0' となります。

■ ステータスについて

ステータスレジスタ

D7	D6	D5	D4	D3	D2	D1	D0
FLG7	FLG6	FLG5	FLG4	FLG3	FLG2	FLG1	FLG0

\$FEのENC7~ENC0で'1'が設定されているチャンネルの再生が、エンドアドレスに到達 (/ IRQ端子='L') した時、該当するチャンネルのステータスレジスタ (FLG7はチャンネル7、FLG0はチャンネル0) に'1'が立ちます。

ステータスレジスタをリード後、/IRQ端子は 'H' となり、 '1' が立っていたステータスレジスタは '0' となります。

■ 電気的特性

1. 絶対最大定格

	項目	記号	定格值	単位
Ī	電源電圧	VDD	-0.5~7.0	v
ı	入力電圧	Vı	-0.5~VDD+0.5	V
ı	出力電圧	Vo	-0.5~VDD+0.5	V
ı	動作周囲温度	Тор	0~70	ొ
ı	保存温度	Tstg	-50~125	င

2. 推奨動作条件

項目	記号	最小	標準	最大	単位
電源電圧	Voo	4.75	5.0	5.25	٧
動作周囲温度	Тор	0	25	70	ဗ

3. 直流特性 (条件: Ta = 0~70℃、Vpp = 5.0±0.25V)

項目	記号	条件	最小	標準	最大	単位
入カリーク電流	lu	Vı = 0~5.0V, *1	-10		10	μΑ
出カリーク電流	lro	Vı = 0~5.0V, *2	-25		25	μΑ
入力電圧Hレベル (1)	Vінс	ΧI	3.5		Vod	V
入力電圧Lレベル (1)	VILC		-0.3		0.8	
入力電圧Hレベル (2)	Vін		2.2		Vod	٧
入力電圧Lレベル (2)	VIL		-0.3		0.8	V
出力電圧Hレベル	Vон	Іон = -100 μ Α	4.0			V
出力電圧Lレベル	Vol	loL = 4.0mA, *3			0.4	V
電源電流	loo				20	mA
プルアップ抵抗			30		300	kΩ

注) *1: VDD, VSS, /TEST, XI, /CS, /IC端子を除く全入力端子に適用。

*2: 全出力端子に適用。

*3:全入出力、出力端子に適用。

4. 交流特性 (条件: Ta = 0~70℃、V_{DD} = 5.0±0.25V) 4-1. クロック

項目	記号	図	最小	標準	最大	単位
マスタークロック周波数	fmclk	Fig.1	14.3	16.9344	19.2	MHz
マスタークロック周期	tc	Fig.1	52.1	59.1	69.9	ns
入力クロック立ち上がり時間	trc	Fig.1			10.0	ns
入力クロック立ち下がり時間	tFC	Fig.1			10.0	ns
入力クロックデューティ	D		40	50	60	%




Fig. 1 入力クロックタイミング

4-2. リセット

項目	記号	図	最小	標準	最大	単位
リセットパルス幅	tre	Fig.2	769tc			ns




Fig. 2 リセットタイミング

4-3. CPUインターフェイス

項目	記号	図	最小	標準	最大	単位
アドレスセットアップ時間	tas	Fig. 3	10		:	ns
アドレスホールド時間	tan	Fig. 3	10			ns
チップセレクトライト幅	tcsw	Fig. 3	100			ns
ライトパルス幅	tww	Fig. 3	100			ns
ライトデータセットアップ時間	twos	Fig. 3	20			ns
ライトデータホールド時間	twoн	Fig. 3	10			ns
ライトコマンドセットアップ時間	twcs	Fig. 3	10			ns
ライトコマンドホールド時間	twcH	Fig. 3	10			ns
チップセレクトリード幅	tcsr	Fig. 4	100			ns
リードパルス幅	trw	Fig. 4	100			ns
リードコマンドセットアップ時間	trcs	Fig. 4	10			ns
リードコマンドホールド時間	trch	Fig. 4	10			ns
リードデータアクセス時間	tACC	Fig. 4			100	ns
リードデータホールド時間	troh	Fig. 4	10			ns
ライト後ウェイト時間	twaw	Fig. 5, *1	19tc			ns
		Fig. 6, *2	7tc			ns
		Fig. 6, *3	19tc			ns
		Fig. 6, *4	385tc			ns
		Fig. 6, *5	97tc			ns
		Fig. 6, *6	97tc			ns

注) 測定条件: 端子D0~D7の出力容量=50 (pF)。

入力レベルVIL = 0.4 (V)、VIH = 2.6 (V)

出力判定レベルVoL = 0.8 (V)、VoH = 2.2 (V)。

- *1:レジスタアドレス及びデータライト後、音声データをリードするまでに必要なウェイト時間。
- *2: レジスタアドレスをライト後、次のライト動作までに必要なウェイト時間。
- *3: レジスタデータをライト後、次のライト動作までに必要なウェイト時間。
- *4: レジスタアドレス\$01HのKONレジスタへデータをライト後、次のライト動作 までに必要なウェイト時間。
- *5: レジスタアドレス\$82HのDSPデータレジスタをライト後、次のライト動作までに必要なウェイト時間。
- *6: レジスタアドレス\$82HのDSPデータレジスタをライト後、レジスタアドレス \$81HのDSPイネーブルレジスタへデータをライトするまでに必要なウェイト 時間。




Fig. 3 CPUインターフェイスタイミング①

注) twosは/CS, /WRのいずれかが遅くLowレベルになる時を基準とする。 tcsw, twu, twch, twohは/CS, /WRのいずれかが早くHighレベルになる時を基準とする。




Fig. 4 CPUインターフェイスタイミング②

注) taccは/CS、/RDのいずれかが遅くLowレベルになる時を基準とする。
tcsr、trw、trch、trohは/CS、/RDのいずれかが早くHighレベルになる時を基準とする。




Fig.5 CPUインターフェイスタイミング③




Fig.6 CPUインターフェイスタイミング④

4-4.	外部	メモ	リラ	イト

項目	記号	図	最小	標準	最大	単位
メモリライトサイクル時間	twwc	Fig. 7		6tc		ns
/MCEパルス幅	twwce	Fig. 7		5tc		ns
/MCEプリチャージ時間	twwp	Fig. 7		tc		ns
/MOEセットアップ時間	twosc	Fig. 7		tc		ns
/MOEホールド時間	twonc	Fig. 7		tc		ns
ライトコマンドホールド時間	twwch	Fig. 7		3tc		ns
ライトコマンドリード時間	twwcn	Fig. 7		4tc		ns
メモリライトパルス幅	tww	Fig. 7		2tc		ns
メモリアドレスセットアップ時間	tmas	Fig. 7		0.5tc		ns
メモリアドレスホールド時間	twah	Fig. 7		4.5tc		ns
メモリデータセットアップ時間	twosw	Fig. 7		3tc		ns
	twosc	Fig. 7		5tc		ns
メモリデータホールド時間	twonw	Fig. 7		2tc		ns
	twonc	Fig. 7		0		ns

注) 測定条件:端子/MCE, /MOE, /MWR, MD0~MD7, MA0~MA23の出力負荷容量 CL = 50 (pF)。 入力レベルVIL = 0.4 (V)、VIH = 2.6 (V)。

出力判定レベルVoL = 0.8 (V)、VoH = 2.2 (V)。




Fig. 7 外部メモリライトタイミング

4-5. 外部メモリリード	4-5.	外部	メモ	IJ	リー	ド
---------------	------	----	----	----	----	---

項目	記号	図	最小	標準	最大	単位
メモリリードサイクル時間	tMRC	Fig. 8		6tc		ns
/MCEパルス幅	tmrce	Fig. 8		5tc		ns
/MCEプリチャージ時間	TMRP	Fig. 8		tc		ns
/MOEパルス幅	TMOEP	Fig. 8		5tc		ns
/MOEセットアップ時間	tmoest	Fig. 8		0		ns
/MOEホールド時間	tMOEHD	Fig. 8		tc		ns
リードコマンドセットアップ時間	tmrcs	Fig. 8		3tc		ns
リードコマンドホールド時間	tmrch	Fig. 8		2tc		ns
メモリアドレスセットアップ時間	tmas	Fig. 8		0.5tc		ns
メモリアドレスホールド時間	t MAH	Fig. 8		4.5tc		ns
メモリデータセットアップ時間	tmps	Fig. 8	tc			ns
メモリデータホールド時間	tmdH	Fig. 8	0			ns

注) 測定条件:端子/MCE, /MOE, /MWR, MD0~MD7, MA0~MA23の出力負荷容量 CL = 50 (pF)。

入力レベルV_{IL} = 0.4 (V)、V_{IH} = 2.6 (V)。

出力判定レベルVoL = 0.8 (V)、VoH = 2.2 (V)。




Fig. 8 外部メモリリードタイミング

4-6.	音声	信	뮹	出	カ
------	----	---	---	---	---

項目	記号	図	最小	標準	最大	単位
BCO周波数	tsco	Fig. 9		fMCLK/6		MHz
LRO周波数	tlro			fMCLK/384		MHz
WCO周波数	twco			fMCLK/192		MHz
BCOデューティ	Dвсо			50		%
LROデューティ	DLRO		-	50		%
WCOデューティ	Dwco			62.5	·	%
DO, EOセットアップ時間	toes	Fig. 9		2tc		ns
DO, EOホールド時間	t DEH	Fig. 9		3tc		ns
LROセットアップ時間	turs	Fig. 9		2tc		ns
LROホールド時間	t LRH	Fig. 9		3tc		ns
WCOホールド時間	twch	Fig. 9		3tc	_	ns
立ち上がり時間	tro	Fig. 9			30	ns
立ち下がり時間	tFD	Fig. 9			30	ns

注) 測定条件: 端子BCO, WCO, LRO, DO, EOの出力負荷容量Clda = 50 (pF)。 入力レベルV_{IL} = 0.4 (V)、V_{IH} = 2.6 (V)。 出力判定レベルV_{OL} = 0.8 (V)、V_{OH} = 2.2 (V)。




Fig. 9 音声信号出力タイミング

4-7	DSPイ	ンター	7 -	イス
т-1.			<i>-</i>	

項目	記号	図	最小	標準	最大	単位
DSPCDIセットアップ時間	toss	Fig. 10	6tc			ns
DSPCDIホールド時間	tosh	Fig. 10	6tc			ns
DSPCDI出力時間	topo	Fig. 10	96tc			ns
/DSPSCK立ち下がり遅延時間	toco	Fig. 10	6tc			ns
/DSPCS立ち上がり遅延時間	tocu	Fig. 10	12tc			ns

注) 測定条件:端子DSPCDI, /DSPSCK, /DSPCSの出力負荷容量CL = 50 (pF)。 入力レベルVL = 0.4 (V)、VH = 2.6 (V)。 出力判定レベルVoL = 0.8 (V)、VOH = 2.2 (V)。






Fig. 10 DSPインターフェイスタイミング

■ パッケージ外形図

YMZ280B-F.





カッコ内の寸法値は参考値とする モールド外形寸法はバリを含まない 単位(UNIT):mm